Pat

J-GLOBAL ID：200903027075341157

半導体装置及びその製造方法

Inventor： 鳥居 和功 ,  櫛田 恵子 ,  藤崎 芳久 ,  大路 譲
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1994305882
Publication number (International publication number)：1996162619
Application date： Dec. 09, 1994
Publication date： Jun. 21, 1996
Summary：

【要約】【構成】 キャパシタの下部電極(51)とMOSトランジスタのドレインとを接続するコンタクト孔内に、拡散防止膜(43)と前記拡散防止膜の酸化を防止するための十分な厚さの白金膜(44)を積層する。【効果】 白金電極膜の側壁部でのリーク電流の増大や絶縁耐圧の低下がなく、拡散防止膜が酸化されることのない高集積化に適したキャパシタを有する半導体装置を得ることができる。

Claim (excerpt)：

ソース及びドレインと前記ソースと前記ドレインとの間を流れる電流を制御するゲートを有するスイッチ用トランジスタと、上部電極と下部電極との間に強誘電体膜を有する強誘電体キャパシタとが同一基板上に集積された半導体装置において、前記下部電極は白金を主成分とする導電膜からなり、かつ前記スイッチ用トランジスタが形成された前記基板上を覆い下地段差を平坦化する絶縁膜に設けられた開口部を介して前記下部電極と前記ドレインとが接続され、前記開口部内に拡散防止用導電層と前記導電層が埋め込まれていることを特徴とする半導体装置。

IPC (4)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

H01L 27/10 651 ,  H01L 27/04 C