Pat

J-GLOBAL ID：200903027145001855

トリガ回路

Inventor： トッド・イー・ホルムダール
Applicant, Patent owner： フルーク・コーポレイション
Agent (1)： 森崎 俊明
Gazette classification：公開公報
Application number (International application number)：1994270445
Publication number (International publication number)：1995221613
Application date： Oct. 07, 1994
Publication date： Aug. 18, 1995
Summary：

【要約】【目的】 比較器のヒステリシス・バンドの上限電圧及び下限電圧を独立に制御する。【構成】 比較器30は、反転入力端子がDAC34からのプログラム可能な上限電圧を受け、非反転入力端子が入力信号を受け、この入力信号電圧が上限電圧より高いときに出力端子に上限信号を発生する。比較器32は、非反転入力端子がDAC36からのプログラム可能な下限電圧を受け、反転入力端子が入力信号を受け、入力信号電圧が下限電圧より低いときに出力端子に下限信号を発生する。2安定回路42は、セット端子Sが第1比較器の出力端子に結合され、リセット端子Rが第2比較器の出力端子に結合されて、上限信号及び下限信号に応答してトリガ信号を発生する。

Claim (excerpt)：

上限電圧を供給する第1電圧源と、下限電圧を供給する第2電圧源と、第1入力端子が上記第1電圧源に結合され、第2入力端子が入力信号用端子に結合され、上記入力信号の電圧が上記上限電圧より高いときに出力端子に上限信号を発生する第1比較器と、第1入力端子が上記第2電圧源に結合され、第2入力端子が上記入力信号用端子に結合され、上記入力信号の電圧が上記下限電圧より低いときに出力端子に下限信号を発生する第2比較器と、第1入力端子が上記第1比較器の出力端子に結合され、第2入力端子が上記第2比較器の出力端子に結合され、上記上限信号及び上記下限信号に応答してトリガ信号を発生する2安定回路とを具えたトリガ回路。

IPC (3)：

H03K 5/08 ,  G01R 15/12 ,  G01R 23/02

Patent cited by the Patent：

Cited by examiner (2)

• 特公昭45-040124
  
• 特開昭55-128919