Pat
J-GLOBAL ID：200903027147178213
半導体パッケージ
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
薄田 利幸
Gazette classification：公開公報
Application number (International application number)：1993080793
Publication number (International publication number)：1994295935
Application date： Apr. 07, 1993
Publication date： Oct. 21, 1994
Summary：
【要約】【目的】フィルム回路を用いて高信頼度化、高密度化、及び低コスト化を同時に達成し得る半導体パッケージを実現する。【構成】フィルム状回路の周辺部を折り曲げ辺4に沿って折り曲げて2重フィルム回路構成とし、一方のフィルム回路表面を、半導体チップ1の搭載面として接続端子8(通常、表面に金バンプ2をめっきする)を、他方のフィルム回路表面を他の回路基板への搭載面とし接続面の全面に分布したエリアアレイ状接続端子9(通常、表面にはんだバンプ6を設ける)を形成する。半導体チップ1とインナリードとの接続形態は、TAB、はんだ、ワイヤーボンディングとあり、特にワイヤボンディング法では、フィルムパッケージ基板に複数の開口部を形成して、半導体チップがフェースダウンの状態で、その開口部を介してワイヤで接続さる構成とする。パッケージ表面を樹脂7で被覆し、半導体チップ1及びその接続端子部を封止する。
Claim (excerpt)：
配線部を内蔵する絶縁フィルム回路の一部を、折り曲げ辺に沿って折り曲げて2重フィルム回路構成とし、一方のフィルム回路表面を半導体チップの搭載面として接続端子を、他方のフィルム回路表面を他の回路基板への搭載面としてその主面にエリアアレイ状に分布した接続端子を、それぞれ前記絶縁フィルム回路の配線部に接続して形成したフィルムパッケージ基板と、前記フィルムパッケージ基板の一方のフィルム回路表面に搭載接続された半導体チップと、少なくとも前記半導体チップの周辺、接続端子部及びフィルムパッケージ基板の表面を被覆、封止した絶縁樹脂層とで構成して成る半導体パッケージ。
Patent cited by the Patent：
Cited by examiner (6)
Show all
Return to Previous Page
