Pat

J-GLOBAL ID：200903027148634662

高速PWM回路

Inventor： 本山 肇
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 丹羽 宏之 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001357088
Publication number (International publication number)：2003164160
Application date： Nov. 22, 2001
Publication date： Jun. 06, 2003
Summary：

【要約】【課題】 基準クロックと同一周波数のPWM信号を得る。【解決手段】 基準クロックと、パルス幅を決定するパラレルデータと、多段の遅延回路と、遅延回路の初段と最終段を比較する比較手段と、比較手段の出力により、遅延回路の遅延時間を制御する制御手段と、遅延手段の出力をパラレルデータによりPWM信号を生成するパルス発生手段を有する。

Claim (excerpt)：

周波数が一定である発振信号の、オン時間または、オフ時間を与えられたデータにより決定するPWM回路において、出力周波数を決定する基準周波数を生成する基準周波数発生手段と、出力のオン時間または、オフ時間決定するパラレルデータ生成手段と、奇数である複数個の初段のインバータの出力を次段のインバータの入力に接続し、最終段のインバータの出力を初段のインバータの入力に接続させるリング発振手段と、該基準周波数発生手段の出力と該リング発振手段の出力を比較する比較手段と、該比較手段の出力を受けて、該リング発振手段に供給される電源電圧を制御する電源電圧制御手段と、該リング発振手段のn段目の出力と、該パラレルデータ生成手段の出力により選択された、該リング発振手段のn段目の出力により出力のオン時間またはオフ時間が決定されるパルス生成手段とを有し、該比較手段の出力を受けて、電源電圧制御手段は該基準周波数発生手段の周波数と該リング発振手段の周波数が一致するように制御する事を特徴とする高速PWM回路。

IPC (2)：

H02M 7/48 ,  H03K 7/08

FI (3)：

H02M 7/48 F ,  H02M 7/48 H ,  H03K 7/08 A

F-Term (4)：

5H007AA04 ,  5H007DB01 ,  5H007DB07 ,  5H007EA02