Pat
J-GLOBAL ID：200903027193001336
メモリ素子の構造
Inventor：
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1998077164
Publication number (International publication number)：1999274321
Application date： Mar. 25, 1998
Publication date： Oct. 08, 1999
Summary：
【要約】【課題】 活性領域に選択的に拡散することで、フィールド面積を削減した構造を提供することにある。【解決手段】 第1のワード線は第1の活性領域と第2の活性領域にMOSを形成し第2のワード線は、第2の活性領域と第1の活性領域にMOSを形成し前記第1のワード線と第2のワード線は互いに平行で前記第1の活性領域と第2の活性領域に形成された複数のMOSはエンハンスメント型とデプレション型が対になっており第1のビット線の電位を記憶する電荷蓄積用電極は一方を接地電位とする第2の活性領域を対向電極とし接地電位をソースとした前記第2の活性領域は前記電荷蓄積用電極の電位により第2のビット線の電位を決定する構成。
Claim (excerpt)：
MOSメモリである揮発性のメモリ素子で、ビット線とワード線と、複数のNチャネルMOSで構成されるダイナミックRAMであって、ポリシリコン等からなる導電性の第1のワード線は、第1の活性領域と、第2の活性領域にMOSを形成し、第2のワード線は、第2の活性領域と、第1の活性領域にMOSを形成し、前記第1のワード線と、第2のワード線は互いに平行で、前記第1の活性領域と第2の活性領域に形成された複数のMOSはエンハンスメント型と、デプレション型が対になっており、第1のビット線の電位を記憶するポリシリコン等からなる電荷蓄積用電極は、一方を接地電位とする第2の活性領域を対向電極とし、接地電位をソースとした前記第2の活性領域は、前記電荷蓄積用電極の電位により、第2のビット線の電位を決定することを特徴としたメモリ素子の構造。
IPC (2)：
H01L 21/8242
, H01L 27/108
