Pat
J-GLOBAL ID：200903027283237401
階層的同期制御装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
本間 崇
Gazette classification：公開公報
Application number (International application number)：1992149153
Publication number (International publication number)：1993342174
Application date： Jun. 09, 1992
Publication date： Dec. 24, 1993
Summary：
【要約】【目的】複数個のプロセッサを並列動作させる際の同期制御方式に関し、複数個のプロセッサをさまざまな組み合わせに分割し、並列処理システムの構成を柔軟に変更するために必要な同期制御のための装置を提供することを目的とする。【構成】階層的に設置するための回路であって、少なくとも一つの同期信号を入力すると共に、各入力信号に対して所定の演算を行なう手段と、その演算結果を、少なくとも一つの同期信号として出力する手段とを持つ同期基本回路を設けることにより構成する。
Claim (excerpt)：
少なくとも二つのプロセッサを擁し、その一のプロセッサは、他のプロセッサが出力する同期信号に基いて、また、前記他のプロセッサは、前記一のプロセッサが出力する同期信号に基いて、あるいは、これら同期信号の組み合わせに基づいて、処理を進めるよう構成された並列処理システムにおいて、階層的に設置するための回路であって、少なくとも一つの同期信号を入力すると共に、各入力信号に対して所定の演算を行なう手段と、その演算結果を、少なくとも一つの同期信号として出力する手段とを持つ同期基本回路を設けることを特徴とする階層的同期制御装置。
Patent cited by the Patent：
Return to Previous Page
