Pat

J-GLOBAL ID：200903027345192710

薄膜トランジスタパネル

Inventor： 北川 克己
Applicant, Patent owner： カシオ計算機株式会社
Gazette classification：公開公報
Application number (International application number)：1993165964
Publication number (International publication number)：1995072507
Application date： Jun. 14, 1993
Publication date： Mar. 17, 1995
Summary：

【要約】【目的】補償容量の容量値を十分大きくし、しかも液晶表示素子の開口率も十分に確保する。【構成】各ゲートライン30に、このゲートライン30が対応する各画素電極行の隣の行の画素電極22に対しその縁部の下面とゲート絶縁膜25をはさんで対向する張出し部30aを形成して、このゲートライン30の張出し部30aと画素電極22とその間のゲート絶縁膜25とで第1の補償容量Cs1を形成し、画素電極22の前記縁部の上面側には層間絶縁膜32をはさんで画素電極22と対向する容量形成用電極34を設けて、この容量形成用電極34と画素電極22とその間の層間絶縁膜32とで第2の補償容量Cs2を形成するとともに、前記容量形成用電極34を前記ゲートライン30に接続して、前記第1の補償容量Cs1と第2の補償容量Cs2とを並列接続した。

Claim (excerpt)：

透明基板の上に、行方向および列方向に配列された複数の画素電極と、これら各画素電極にそれぞれ接続された複数の薄膜トランジスタと、各画素電極行にそれぞれ対応させて配線されその行の薄膜トランジスタにゲート信号を供給する複数のゲートラインと、各画素電極列にそれぞれ対応させて配線されその列の薄膜トランジスタにデータ信号を供給する複数のデータラインとを形成してなり、かつ、前記各ゲートラインには、このゲートラインが対応する各画素電極行の隣の行の画素電極に対しその縁部の一面と絶縁膜をはさんで対向する張出し部を形成して、このゲートラインの張出し部と前記画素電極とその間の絶縁膜とで第1の補償容量を形成し、前記画素電極の前記縁部の他面側には他の絶縁膜をはさんで前記画素電極と対向する容量形成用電極を設けて、この容量形成用電極と画素電極とその間の絶縁膜とで第2の補償容量を形成するとともに、前記容量形成用電極を前記ゲートラインに接続して、前記第1の補償容量と第2の補償容量とを並列接続したことを特徴とする薄膜トランジスタパネル。

IPC (4)：

G02F 1/136 500 ,  G02F 1/133 550 ,  G02F 1/1343 ,  H01L 29/786