Pat

J-GLOBAL ID：200903027373964060

半導体集積回路装置およびその製造方法

Inventor： 青木 英雄 ,  浅野 勇
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1995325337
Publication number (International publication number)：1997162370
Application date： Dec. 14, 1995
Publication date： Jun. 20, 1997
Summary：

【要約】【課題】 製造工程の簡略化ができるDRAMを有する半導体集積回路装置およびその製造方法を提供する。【解決手段】 DRAMにおけるキャパシタを備えているCOB型メモリセルが複数個配置されているメモリアレイとその周辺に配置されている周辺回路とを有し、キャパシタの下部電極19は複数の導電膜が積層されており、下部電極19における少なくとも一つの導電膜の製造工程を用いて形成されている導電膜が周辺回路の配線20となっているものである。

Claim (excerpt)：

DRAMにおけるキャパシタを備えているCOB型メモリセルが複数個配置されているメモリアレイと前記メモリアレイの周辺に配置されている周辺回路とを有し、前記キャパシタの下部電極は複数の導電膜が積層されており、前記下部電極における少なくとも一つの導電膜の製造工程を用いて形成されている導電膜が前記周辺回路の配線となっていることを特徴とする半導体集積回路装置。

IPC (3)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/768

FI (3)：

H01L 27/10 681 F ,  H01L 21/90 C ,  H01L 27/10 621 B