Pat

J-GLOBAL ID：200903027425489438

白金薄膜,半導体装置及びその製造方法

Inventor： 櫛田 恵子 ,  平谷 正彦 ,  鳥居 和功 ,  ▲高▼谷 信一郎 ,  三木 浩史 ,  松井 裕一 ,  藤崎 芳久
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1996028928
Publication number (International publication number)：1997223777
Application date： Feb. 16, 1996
Publication date： Aug. 26, 1997
Summary：

【要約】【課題】強誘電体をキャパシタ絶縁膜に用い、高集積化に好適な微細なメモリを有する半導体装置を提供する。【解決手段】拡散防止用導電層膜61の上に、白金下部電極62、その上に強誘電体薄膜63を設け、白金下部電極62,強誘電体薄膜63等により形成される強誘電体キャパシタにおいて、白金下部電極62には、強誘電体63の構成元素には含まれず、酸化物を形成する元素を添加し、かつこの元素を白金膜粒界に偏析させる。

Claim (excerpt)：

基板と、該基板上に設けられた白金を主成分とする下部導電膜と、該下部導電膜上に設けられた強誘電体膜と、該強誘電体膜上に設けられた上部導電膜とを有し、上記上部及び下部導電膜と強誘電体膜はキャパシタを構成し、上記下部導電膜は、強誘電体膜構成元素に含まれず、酸化物を形成する元素が添加されていることを特徴とする半導体装置。

IPC (4)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

H01L 27/10 651 ,  H01L 27/04 C