Pat

J-GLOBAL ID：200903027433750358

NOR型フラッシュメモリ

Inventor： 島田 喬
Applicant, Patent owner： ソニー株式会社
Agent (1)： 土屋 勝
Gazette classification：公開公報
Application number (International application number)：1993143069
Publication number (International publication number)：1994334156
Application date： May. 21, 1993
Publication date： Dec. 02, 1994
Summary：

【要約】【目的】 能動層としての半導体層に接地線とビット線とを重畳させ、メモリセル面積を小さくして、集積度を高める。【構成】 メモリセル用のトランジスタ16の能動層であるSi層44の上層と下層とを、ビット線であるAlSiCu膜72及びTi/TiN/Ti膜71と、接地線であるタングステンポリサイド膜38とが延在している。接地線は、Si層44を貫通している不純物領域64を介してトランジスタ16のソース14に接続しており、ビット線は、コンタクト孔62を介してトランジスタ16のドレイン15に接続している。

Claim (excerpt)：

メモリセル用のトランジスタのソース、ドレイン及びチャネル領域が形成されている半導体層が帯状に延在しており、前記半導体層の上層及び下層の一方及び他方で接地線及びビット線が絶縁膜を介して前記半導体層に沿って延在しており、前記接地線及び前記ビット線が前記ソースまたは前記ドレインに電気的に接続されているNOR型フラッシュメモリ。

IPC (4)：

H01L 27/115 ,  G11C 16/02 ,  G11C 16/04 ,  G11C 16/06

FI (3)：

H01L 27/10 434 ,  G11C 17/00 307 D ,  G11C 17/00 309 C