Pat
J-GLOBAL ID:200903027435391070

半導体装置

Inventor:
Applicant, Patent owner:
Agent (4): 高橋 詔男 ,  志賀 正武 ,  青山 正和 ,  加藤 清志
Gazette classification:公開公報
Application number (International application number):2005120101
Publication number (International publication number):2006303031
Application date: Apr. 18, 2005
Publication date: Nov. 02, 2006
Summary:
【課題】 オン電圧が低いノーマリオフ型の半導体装置を提供する。【解決手段】 ヘテロ接合を有する半導体の一方の主面(5)上に形成された第1の電極(7)は、一方の主面(5)の上方から見て、第2の電極(8)と第3の電極(9)との間に配置されており、前記半導体の一方の主面(5)における第1の電極(7)が形成されている部位には、複数の凹部(6a)が形成されており、該凹部(6a)から隣の凹部(6a ́)へ向かう方向は、第2の電極(8)から第3の電極(9)へ向かう方向に交差していることを特徴とする。【選択図】 図1
Claim (excerpt):
一方の主面(5)を有する第1の半導体からなる第1の半導体層(3)と、 前記第1の半導体層(3)と第2の半導体からなる第2の半導体層(4)とは、前記第1の半導体層(3)の一方の主面(5)に対向する面でヘテロ接合されており、 前記第1の半導体層(3)と前記第2の半導体層(4)との界面(11)近傍に2次元キャリアが発生し、 一方の主面(5)上に形成された第1の電極(7)は、制御電極として機能し、 前記一方の主面(5)の上方から見て、前記第1の電極(7)は第2の電極(8)と第3の電極(9)との間に配置されており、 前記一方の主面(5)に複数の凹部が形成されており、 前記複数の凹部は、前記第2の電極(8)から前記第3の電極(9)へ向かう方向に対して、横切るように繰り返し配置されており、 第1の電極(7)は、前記複数の凹部をまたがるように形成されていることを特徴とする半導体装置。
IPC (3):
H01L 29/812 ,  H01L 29/778 ,  H01L 21/338
FI (1):
H01L29/80 H
F-Term (14):
5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ05 ,  5F102GJ10 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR03 ,  5F102GR04 ,  5F102HC16
Patent cited by the Patent:
Cited by applicant (1) Cited by examiner (6)
Show all

Return to Previous Page