Pat

J-GLOBAL ID：200903027462237937

表面微細加工構造を集積化したモノリシック半導体素子の製造方法

Inventor： ルビサ・リスティック ,  フランク・エー・シェマンスカイ,ジュニア
Applicant, Patent owner： モトローラ・インコーポレイテッド
Agent (1)： 大貫 進介 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996247224
Publication number (International publication number)：1997129896
Application date： Aug. 28, 1996
Publication date： May. 16, 1997
Summary：

【要約】【課題】 表面微細加工構造を集積化したモノリシック半導体素子の製造方法を提供する。【解決手段】 半導体基板(10)は、基板(10)を覆う、相互接続層(14)と第1犠牲層(16)とを有する。第1犠牲層(16)にパターニングを行うことにより、センサ領域(30)とIC領域(40)とを形成する。センサ領域(30)内にパターニングされたセンサ構造層(32)を形成し、第2犠牲層(34)および密閉層(36)によって保護する。一方IC領域(40)内にIC素子を形成する。IC処理に続いて、RTAアニールを行い、センサ層(32)内の応力を緩和する。センサ領域(30)をIC領域(40)に電気的に結合し、犠牲層(16,34)を除去し、センサ領域(40)内のセンサ素子を解放する。

Claim (excerpt)：

表面微細加工構造を集積化したモノリシック半導体素子の製造方法であって:半導体基板(10)を用意する段階;センサ領域(30)内で前記半導体基板を覆う、少なくとも1つの導電性微細構造(32)を形成し、前記少なくとも1つの導電性微小構造を密閉する段階;前記少なくとも1つの導電性微小構造を形成する段階に続いて、少なくとも1つの半導体素子を形成する段階であって、導電性ドープ領域を含む前記少なくとも1つの半導体素子を、集積回路領域(40)内に形成する段階;前記少なくとも1つの半導体素子を形成する段階に続いて、熱アニールを行う段階;前記少なくとも1つの導電性微小構造の密閉を解き、前記少なくとも1つの導電性微細構造を懸垂させる段階;および前記少なくとも1つの導電性微細構造を前記少なくとも1つの半導体素子に、電気的に結合する段階;から成ることを特徴とする方法。

IPC (2)：

H01L 29/84 ,  G01L 9/04 101

FI (2)：

H01L 29/84 A ,  G01L 9/04 101