Pat

J-GLOBAL ID：200903027506477051

制御回路基板に対しDMDを集積するための構造およびその製造方法

Inventor： ラリイ ジエイ.ホーンベツク
Applicant, Patent owner： テキサス インスツルメンツ インコーポレイテツド
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1991158719
Publication number (International publication number)：1993136357
Application date： Jun. 28, 1991
Publication date： Jun. 01, 1993
Summary：

【要約】 (修正有)【目的】 CMOS工程生成物に原因する歩留り損を最小化しDMDとCMOSとの間の寄生結合を減殺する。【構成】 電極金属堆積に先立ってCMOSアドレス構造100,11,12上にスピン塗布された平坦化有機スペーサ20から成る。スペーサ20にはコンタクト開口211、電極支柱孔215がパターン化され、スペーサ20は190〜200°Cの高温でUV硬化される。さらにコンタクト211,支柱215に対してややテーパした側壁210,214が与えられる。メタライズ層のリード11間の空隙は平坦化される。小丘110は平坦化され、弱化された上部保護酸化物上には空隙による分離が実現される。空隙による分離は保護酸化物内のピンホール122上にも実施される。保護酸化物コンタクト開口211の急峻な酸化物の側壁126はスペーサ20の傾斜したコンタクト210によって置換される。金属電極21はスペーサ20の堆積のあとに堆積されパターン化される。

Claim (excerpt)：

集積半導体基板をその上に電気機械的デバイスを構成するために平坦化する方法であって、平坦化有機液体材料から成る第1スペーサを前記基板を被覆するようにスピン塗布する段階と、前記電気機械的デバイスの第1支柱および電極を形成するために前記第1スペーサをパターン化し硬化せしめる段階と、前記電極を前記第1スペーサ上に形成する段階と、平坦化有機液体材料から成る第2スペーサを前記電極を被覆するようにスピン塗布する段階と、前記電気機械的デバイスの機械的部分に対する第2支柱を形成するために前記第2スペーサをパターン化し硬化せしめる段階と、前記第2スペーサ上に、前記第2支柱によって支持される複数の機械的素子を形成する段階と、前記第1および第2スペーサを除去する段階と、を含む、集積半導体を平坦化する方法。