Pat

J-GLOBAL ID：200903027570207327

回路パターン形成方法

Inventor： 大沢 健治 ,  渡辺 喜夫 ,  村本 昭一
Applicant, Patent owner： ソニー株式会社
Agent (1)： 小池 晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993336258
Publication number (International publication number)：1994217482
Application date： Jun. 13, 1985
Publication date： Aug. 05, 1994
Summary：

【要約】【目的】 パターンの微細化を図り、パターン間の短絡を生じさせることなくパターンを厚くし、パターンの占積率を高め、両面パターン間の電気的接続を容易となす。【構成】 絶縁層1の両面に形成した導電性層2A,2Bにエッチングを施し各々の面内でそれぞれ一体導通をなす回路パターン4A,4Bを形成するとともに、これら回路パターン4A,4Bの角部を研磨により除去し、次いで回路パターン4A,4Bの一部に一方の面から他方の面へと貫通する貫通孔5を形成し、電解メッキを施して最終的な回路パターン6A,6Bを形成し、且つこれら回路パターン6A,6B間の電気的な導通を図る。

Claim (excerpt)：

絶縁層を挟んで両面に導電性層を形成したフレキシブル基板において、上記両面の導電性層にエッチングを施し各々の面内でそれぞれ一体導通をなす回路パターンを形成する工程と、上記回路パターンの角部を研磨により除去する工程と、上記回路パターンの一部に一方の面から他方の面へと貫通する貫通孔を形成する工程と、上記回路パターンに対して電解メッキを施す工程とから成る回路パターン形成方法。

IPC (5)：

H02K 3/26 ,  H01F 5/00 ,  H01F 41/04 ,  H02K 15/04 ,  H05K 3/26

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭58-175941
  
• 特開昭56-094937
  
• 特開昭54-149867