Pat

J-GLOBAL ID：200903027577776696

半導体記憶装置および半導体記憶装置の製造方法

Inventor： 小澤 孝典
Applicant, Patent owner： ローム株式会社
Agent (1)： 古谷 栄男 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995261401
Publication number (International publication number)：1997107077
Application date： Oct. 09, 1995
Publication date： Apr. 22, 1997
Summary：

【要約】【課題】 集積度の高い半導体記憶装置およびその製造方法を提供する。【解決手段】 下部電極24、強誘電体により構成された中間層26をこの順に積み上げ、下部電極24と中間層26とを覆い込むように、絶縁膜28が配置されている。絶縁膜28に設けられた開口30において中間層26と接するように上部電極32を設けている。上部電極32と兼用するように、データラインDL1が設けられている。したがって、強誘電体キャパシタC1を用いたメモリ20を形成する際、データラインのための配線を別途を設ける必要がない。このため、配線のための大きいマージンをとる必要もない。

Claim (excerpt)：

導電体により構成された下部電極、強誘電体により構成された中間層、導電体により構成された上部電極をこの順に積み上げた強誘電体キャパシタ、を複数有するとともに、二以上の強誘電体キャパシタの上部電極を電気的に接続した半導体記憶装置であって、電気的に接続されるべき二以上の上部電極を含む帯状の導電体層である帯状配線を備えたこと、を特徴とする半導体記憶装置。

IPC (8)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/105 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4)：

H01L 27/10 651 ,  H01L 27/04 C ,  H01L 27/10 441 ,  H01L 29/78 371