Pat

J-GLOBAL ID：200903027663196481

絶縁ゲート型半導体装置およびその製造方法

Inventor： 宇野 博彦 ,  松浦 直樹 ,  山岸 和夫
Applicant, Patent owner： 関西日本電気株式会社
Gazette classification：公開公報
Application number (International application number)：1998270774
Publication number (International publication number)：2000101074
Application date： Sep. 25, 1998
Publication date： Apr. 07, 2000
Summary：

【要約】【課題】 ゲートポリシリコン配線下のU字型溝肩部の電界集中によるゲート酸化膜の破壊を防止する。【解決手段】 ベース領域9表面層にn+ 型ソース領域10を形成するとき同時にp型不純物領域14表面層全面にn+ 型不純物領域15を形成するので、工程を増加させることなく、ゲートポリシリコン配線17直下に位置するn+ 型不純物領域15上のゲート酸化膜6の膜厚をp型不純物領域14上に形成した場合より厚くでき、n+ 型不純物領域15の溝肩部でのゲート酸化膜6へのゲート印加電圧の電界集中によるゲート酸化膜6の破壊を原因とするゲートショートを防止する。

Claim (excerpt)：

平面的にセル部とセル部を取り囲む外周部との区分を有し、LOCOS酸化により形状が確定したセル部のU字型溝と外周部のセル部を取り囲む外周溝とを形成した半導体本体と、半導体本体の最外周のU字型溝と外周溝とに挟まれた領域表面とU字型溝の内面および溝肩部とに設けたゲート酸化膜と、ゲート酸化膜上に設けたポリシリコンからなるゲート電極と、外周溝に前記LOCOS酸化により設けたフィールド酸化膜と、ゲート電極を構成するポリシリコンをフィールド酸化膜上に延在させて設けたゲートポリシリコン配線とを具備した絶縁ゲート型半導体装置において、前記最外周のU字型溝と外周溝とに挟まれた領域の表面層に高濃度n型不純物領域を設けたことを特徴とする絶縁ゲート型半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 21/336

FI (3)：

H01L 29/78 652 N ,  H01L 29/78 653 A ,  H01L 29/78 658 G