Pat
J-GLOBAL ID：200903027700394531
薄膜トランジスタおよびその製法
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
朝日奈 宗太 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993297096
Publication number (International publication number)：1995153959
Application date： Nov. 26, 1993
Publication date： Jun. 16, 1995
Summary：
【要約】【目的】 小面積でゲートソース間容量CGSとゲートドレイン間容量CGDのバラツキを最小限に抑えられるTFTおよびその製法を提供する。【構成】 透明基板1にゲート電極2、ゲート絶縁膜9、半導体層3および透明電極層13を順次形成し、ついで前記透明電極層13を覆うホトレジスト層11を形成し、前記ゲート電極2をマスクとして前記透明基板1側から露光し、エッチングによりゲート電極2の上部の前記ホトレジスト層11を除去し、前記透明電極層13をパターニングすることにより、第1のソース電極8a、第1のドレイン電極7aおよび画素電極6を形成し、前記第1のソース電極8a、第1のドレイン電極7a上に第2のソース電極8b、第2のドレイン電極7bを形成する。
Claim (excerpt)：
透明基板と、該透明基板上に形成されたゲート電極と、該ゲート電極上に形成された半導体層と、前記半導体層上に前記ゲート電極に対して対称状に形成された透明電極層と、前記透明電極層上にそれぞれ形成されたソース電極およびドレイン電極とからなる薄膜トランジスタ。
IPC (3)：
H01L 29/786
, H01L 21/336
, G02F 1/136 500
