Pat

J-GLOBAL ID：200903027727119486

半導体装置の製造方法

Inventor： 宮坂 靖
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 山口 巖
Gazette classification：公開公報
Application number (International application number)：1992067672
Publication number (International publication number)：1993275689
Application date： Mar. 26, 1992
Publication date： Oct. 22, 1993
Summary：

【要約】【目的】双方向ダイオードあるいは双方向2端子サイリスタなどの両面の電極へのはんだ付けの際に、はんだの回り込みによる短絡の発生を防ぐ。【構成】チップ形成のためにウエーハをダイシングする際、両面からの溝の内面を絶縁膜で覆ってから分解することにより、はんだが側面に回り込んでも絶縁膜によって短絡が阻止される。

Claim (excerpt)：

半導体基板の両面から対向して溝を形成し、その溝に沿って基板を分割して得た半導体素板の両面に被着した電極とそれぞれの接続導体とを同時にろう付けする半導体装置の製造方法において、半導体基板を分割する前に溝の内面を絶縁膜で覆うことを特徴とする半導体装置の製造方法。

IPC (5)：

H01L 29/747 ,  H01L 21/02 ,  H01L 21/78 ,  H01L 21/31 ,  H01L 29/74