Pat

J-GLOBAL ID：200903027730127988

半導体装置の製造方法

Inventor： ヘミンク・ゲルトヤン ,  白田 理一郎
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1996246712
Publication number (International publication number)：1998093083
Application date： Sep. 18, 1996
Publication date： Apr. 10, 1998
Summary：

【要約】【課題】基板表面に対して垂直方向に複数の縦型MOSトランジスタを直列接続してなる素子構造を容易に形成することができる製造方法を提供すること。【解決手段】n型ソース・ドレイン拡散層41が形成された基板40上にシリコン酸化膜42、ポリシリコン膜43、シリコン酸化膜44、ポリシリコン膜45、シリコン酸化膜46、ポリシリコン膜47を順次形成する。次に積層膜43〜47を島状にパターニングする。次に積層膜43〜147に開口部50を形成する。次に開口部50の側壁にゲート絶縁膜51を形成した後、ポリシリコン膜5(シリコン柱)21により開口部50を埋める。次にポリシリコン膜21の上部にn型ソース・ドレイン拡散層53を形成する。

Claim (excerpt)：

半導体基板上に、ゲート電極となる導電膜の上下を絶縁膜で挟んでなる構造を含む積層膜を少なくとも1つ以上形成する工程と、この積層膜を島状に加工する工程と、前記積層膜の下側の基板表面に第1の拡散領域を形成する工程と、前記積層膜の中央部を基板表面が露出するまでエッチング除去して開口部を形成する工程と、この開口部内の側壁にゲート絶縁膜を形成した後、前記開口部内に活性層としての半導体膜を埋め込む工程と、この半導体膜の上部に第2の拡散領域を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (5)：

H01L 29/78 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3)：

H01L 29/78 653 B ,  H01L 27/10 434 ,  H01L 29/78 371