Pat

J-GLOBAL ID：200903027743616325

電界効果トランジスタおよびその製造方法

Inventor： 池谷 昌久
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 大垣 孝
Gazette classification：公開公報
Application number (International application number)：1992008386
Publication number (International publication number)：1993198601
Application date： Jan. 21, 1992
Publication date： Aug. 06, 1993
Summary：

【要約】【目的】 ゲート電極を斜めに形成した電界効果トランジスタを用いドレイン抵抗(Rd)の再現性を良くし、高濃度活性層(n+ 型層)の逆耐圧で向上させることを目的とする。【構成】 その上にソース電極26a、ドレイン電極26bおよび絶縁膜18を堆積させ、絶縁膜18aに乗り上げるように半導体基板10上にn型層活性層12およびn+ 型層14を形成し、ゲート電極を斜めに形成されたGaAsFET構造の半導体素子を用いる。ネガレジストパターン52を用いて、ソース電極26a、ドレイン電極26b,および絶縁膜18をマスクする。この素子をエッチング液を用いて、n型層の活性層12およびn+ 型層14をエッチングする。この時、ソース側の活性層のリセス長L11は変化せずドレイン側のリセス長L12が変化し、厚さは小さくなるためドレイン抵抗(Rd)は大きくでき、かつリセスは所定の形状に形成できるため、高い逆耐圧および高精度の形状が得られる。

Claim (excerpt)：

半導体基板上に多層構造の活性層を具え、該活性層上に絶縁膜、ソース電極およびドレイン電極を具え、これらソース電極およびドレイン電極間の活性層に設けたリセスに、傾斜したゲート電極を設けた構造の電界効果トランジスタにおいて、前記リセスを、連続した浅いリセスと深いリセスとで形成してあり、前記浅いリセスを前記ソース電極側に設けおよび前記深いリセスを前記ドレイン側に設けてあり、前記ゲート電極を前記浅いリセス上に、その一部分がソース電極側の前記絶縁膜部分に乗り上げた傾斜ゲート電極として設けてあることを特徴とする電界効果トランジスタ。

IPC (6)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/302 ,  H01L 21/318 ,  H01L 27/12 ,  H01L 29/46