Pat

J-GLOBAL ID：200903027745078649

メモリ素子の製造方法

Inventor： 平 健一 ,  川島 紀之 ,  野口 隆 ,  ゴサイン. D. P. ,  碓井 節夫
Applicant, Patent owner： ソニー株式会社
Agent (1)： 大石 皓一 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999261969
Publication number (International publication number)：2001085545
Application date： Sep. 16, 1999
Publication date： Mar. 30, 2001
Summary：

【要約】【課題】 結晶化シリコン層の表面の平坦性やトンネル酸化膜を損なうことなく、半導体膜を所望のように多結晶化する一方で、所望のように、半導体ドットを形成することができ、基板がガラスあるいはプラスチックで形成されている場合にも、容易に、かつ、低コストで、微粒子フローティングゲートを有するメモリ素子を製造することができるメモリ素子の製造方法を提供する。【解決手段】 基板1上に、半導体膜3を形成した後、第一のレーザアニール処理を施して、半導体膜を多結晶化させる工程と、半導体膜上に、半導体元素を過剰に含む非化学量論的組成の半導体ドット形成膜7を形成する工程と、第二のレーザアニール処理を施して、半導体ドット形成膜中に半導体の微粒子を分散させて、半導体ドットを形成する工程とを含み、第一のレーザアニール処理に用いたレーザのパルスエネルギー密度が第二のレーザアニール処理に用いたレーザのパルスエネルギー密度よりも大きいことを特徴とするメモリ素子の製造方法。

Claim (excerpt)：

基板上に、半導体膜を形成した後、第一のレーザアニール処理を施して、前記半導体膜を多結晶化させる工程と、前記半導体膜上に、半導体元素を過剰に含む非化学量論的組成の半導体ドット形成膜を形成する工程と、第二のレーザアニール処理を施して、前記半導体ドット形成膜中に半導体の微粒子を分散させて、半導体ドットを形成する工程とを含み、前記第一のレーザアニール処理に用いたレーザのパルスエネルギー密度が前記第二のレーザアニール処理に用いたレーザのパルスエネルギー密度よりも大きいことを特徴とするメモリ素子の製造方法。

IPC (6)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115 ,  H01L 29/786 ,  H01L 21/336

FI (4)：

H01L 29/78 371 ,  H01L 27/10 434 ,  H01L 29/78 613 B ,  H01L 29/78 627 G

F-Term (39)：

5F001AA19 ,  5F001AA34 ,  5F001AC06 ,  5F001AD70 ,  5F001AG17 ,  5F001AG21 ,  5F001AG31 ,  5F083EP09 ,  5F083EP22 ,  5F083ER02 ,  5F083ER09 ,  5F083ER21 ,  5F083ER25 ,  5F083GA27 ,  5F083HA02 ,  5F083JA36 ,  5F083JA56 ,  5F083PR00 ,  5F083PR21 ,  5F110AA30 ,  5F110BB08 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110EE03 ,  5F110EE08 ,  5F110EE29 ,  5F110EE43 ,  5F110FF02 ,  5F110FF30 ,  5F110GG02 ,  5F110GG03 ,  5F110GG13 ,  5F110GG25 ,  5F110GG45 ,  5F110GG58 ,  5F110HK03 ,  5F110PP03 ,  5F110QQ19