Pat
J-GLOBAL ID：200903027749903873
半導体装置
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
小川 勝男
Gazette classification：公開公報
Application number (International application number)：1992160635
Publication number (International publication number)：1994005795
Application date： Jun. 19, 1992
Publication date： Jan. 14, 1994
Summary：
【要約】【目的】MOSFETにおいて、ゲート長が短くなるにつれて、閾値電圧Vthが、急激に低下するという現象がある。このVthの低下は、加工寸法の微細化、LSIの高集積化において、ゲート長を短くする上で大きな問題となっている。MOSFETのウェルの不純物濃度を高くすることにより、この低下を小さくすることができるが、この方法では、Vthが高くなり、MOSFETとしての性能が低下するという副作用をもつ。これは、ゲート長の縮小、及び動作電圧の低電圧化を図る上で、大きな問題となる。【構成】ゲート絶縁膜6上のゲート電極7、8中にドーピングされた不純物を、該ゲート絶縁膜6を通して基板1中に拡散させ、該ゲート絶縁膜6下のチャネル部に半導体領域のウェル2、3とは逆の型の前記不純物による閾値電圧の低下を抑制しながら低閾値電圧化を図るのに足る半導体領域14,15を設けてなることを特徴とする半導体装置。【効果】上記問題を解決出来た。
Claim (excerpt)：
ゲート絶縁膜上のゲート電極中にドーピングされた不純物を該ゲート絶縁膜を通して基板中に拡散させ、該ゲート絶縁膜下のチャネル部に半導体領域のウェルとは逆の型の前記不純物による閾値電圧の低下を抑制しながら低閾値電圧化を図るのに足る半導体領域を設けてなることを特徴とする半導体装置。
FI (2)：
H01L 27/08 321 D
, H01L 27/08 321 B
