Pat

J-GLOBAL ID：200903027836597851

電子回路及びその製造方法

Inventor： 植田 秀文 ,  山岸 康男 ,  北嶋 雅之 ,  竹居 成和
Applicant, Patent owner： 富士通株式会社
Agent (1)： 石田 敬 (外3名)
Gazette classification：公開公報
Application number (International application number)：1997344821
Publication number (International publication number)：1999176881
Application date： Dec. 15, 1997
Publication date： Jul. 02, 1999
Summary：

【要約】【課題】 フリップチップ接合に用いられるバンプ材料の金とはんだ中のスズとの反応を抑制して半導体チップと基板間の接合の信頼性を向上できる電子回路の製造方法と、チップ-基板間の接合の信頼性の高い電子回路を提供する。【解決手段】 半導体チップの電極上に形成された金バンプを液相線温度が125°C以上且つ180°C未満のはんだの溶融浴に浸漬して金バンプ上にはんだを供給及び被着し、次いで半導体チップを回路基板上の所定の位置に配置し、そして金バンプ上のはんだを溶融後再固化させて半導体チップを回路基板に接合する。

Claim (excerpt)：

半導体チップを回路基板にはんだを介して接合することにより電子回路を製造する方法であって、半導体チップの電極上に形成された金バンプを液相線温度が125°C以上且つ180°C未満のはんだの溶融浴に浸漬して金バンプ上にはんだを供給及び被着し、次いで半導体チップを回路基板上の所定の位置に配置し、そして金バンプ上のはんだを溶融後再固化させて半導体チップを回路基板に接合する電子回路の製造方法。

IPC (3)：

H01L 21/60 311 ,  B23K 35/26 310 ,  B23K 35/26

FI (3)：

H01L 21/60 311 S ,  B23K 35/26 310 A ,  B23K 35/26 310 C