Pat

J-GLOBAL ID：200903027838140263

半導体集積回路の回路定数抽出装置及びその回路 定数抽出方法

Inventor： 坂手 将人
Applicant, Patent owner： 富士通株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1992002193
Publication number (International publication number)：1993190668
Application date： Jan. 09, 1992
Publication date： Jul. 30, 1993
Summary：

【要約】【目的】半導体集積回路の回路定数抽出装置及びその抽出方法に関するものであり、特に、半導体集積回路に発生する配線容量や配線抵抗などの配線寄生素子を適切な精度で抽出することが可能になる回路定数抽出装置及びその抽出方法の提供を目的とする。【構成】少なくとも、被設計半導体集積回路の素子間回路定数の抽出に係る各種データD11,DSを記憶する記憶手段11と、前記記憶手段11の入出力を制御する制御手段12と、前記制御手段12の入出力を補助する入出力補助手段13とを具備し、前記制御手段12が被設計半導体集積回路の設計データD11及び設計条件データDSに基づいて任意のデバイス素子TR1,TR2間に設定された模擬定数回路FCの調整処理をすることを含み構成する。

Claim (excerpt)：

少なくとも、被設計半導体集積回路の素子間回路定数の抽出に係る各種データ(D11,DS)を記憶する記憶手段(11)と、前記記憶手段(11)の入出力を制御する制御手段(12)と、前記制御手段(12)の入出力を補助する入出力補助手段(13)とを具備し、前記制御手段(12)が被設計半導体集積回路の設計データ(D11)及び設計条件データ(DS)に基づいて任意のデバイス素子(TR1,TR2)間に設定された模擬定数回路(FC)の調整処理をすることを特徴とする半導体集積回路の回路定数抽出装置。