Pat

J-GLOBAL ID：200903027853945545

パルス幅整形回路

Inventor： 須田 昌克
Applicant, Patent owner： 株式会社アドバンテスト
Gazette classification：公開公報
Application number (International application number)：1997108447
Publication number (International publication number)：1998303709
Application date： Apr. 25, 1997
Publication date： Nov. 13, 1998
Summary：

【要約】【課題】整形された出力パルス信号の出力タイミングがより安定なパルス幅整形回路を実現。【解決手段】入力パルス信号を受け、第1遅延素子からの遅延パルス信号を受けて、両信号を論理和して出力する加算手段と、該加算手段の加算パルス信号を受けて所定遅延量を遅延して出力する第2遅延素子と、入力パルス信号を受け、該第2遅延素子からの遅延パルス信号を受けて、入力パルス信号が有る場合に該第2遅延素子からの遅延パルス信号の出力を禁止し、入力パルス信号が無い場合に該第2遅延素子からの遅延パルス信号を出力するゲート手段。

Claim (excerpt)：

入力パルス信号を受けて所定遅延量を遅延して出力する第1遅延素子と、入力パルス信号を受け、第1遅延素子からの遅延パルス信号を受けて、両信号を論理和して出力する加算手段と、該加算手段の加算パルス信号を受けて所定遅延量を遅延して出力する第2遅延素子と、入力パルス信号を受け、該第2遅延素子からの遅延パルス信号を受けて、入力パルス信号が有る場合に該第2遅延素子からの遅延パルス信号の出力を禁止し、入力パルス信号が無い場合に該第2遅延素子からの遅延パルス信号を出力するゲート手段と、以上を具備していることを特徴としたパルス幅整形回路。