Pat

J-GLOBAL ID：200903027944082620

半導体素子及びその製造方法

Inventor： 青木 浩
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 清水 守 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995014831
Publication number (International publication number)：1996213392
Application date： Feb. 01, 1995
Publication date： Aug. 20, 1996
Summary：

【要約】【目的】 配線間のスリットがシリコン酸化膜ですべて被われておらず、中に空洞部を形成することにより、配線間のスリットにおける寄生容量の減少を図る半導体素子及びその製造方法を提供する。【構成】 半導体素子において、最上層配線203が逆台形状をしており、かつ、該最上層配線203を被うシリコン酸化膜204により空洞部207を形成する。

Claim (excerpt)：

最上層配線が逆台形状をしており、かつ、該最上層配線を被うシリコン酸化膜により空洞部が形成されていることを特徴とする半導体素子。

IPC (4)：

H01L 21/3205 ,  H01L 21/316 ,  H01L 21/764 ,  H01L 21/768

FI (3)：

H01L 21/88 B ,  H01L 21/76 A ,  H01L 21/90 V

Patent cited by the Patent：

Cited by examiner (3)

• 特開平2-151032
  
• 特開平1-296644
  
• 特開平3-070160