Pat

J-GLOBAL ID：200903028039405498

冗長回路

Inventor： 岡島 義憲
Applicant, Patent owner： 富士通株式会社
Agent (1)： 有我 軍一郎
Gazette classification：公開公報
Application number (International application number)：1994139757
Publication number (International publication number)：1996008344
Application date： Jun. 22, 1994
Publication date： Jan. 12, 1996
Summary：

【要約】【目的】少なくとも2個以上の回路要素を救済できるようにして実用上十分な冗長回路を提供すること。【構成】同一構成のN個の信号入出力部と、該N個の信号入出力部よりもX個だけ多いM個の同一構成の回路要素との間に、各々がX+1個の接点を有するN個のスイッチ要素を設け、各スイッチ要素のX+1個の接点を介して、隣り合うX+1個の回路要素と一つの信号入出力部との間を選択的に接続するように構成する。

Claim (excerpt)：

同一構成のN個の信号入出力部(D1 〜DN )と、該N個の信号入出力部(D1 〜DN )よりもX個だけ多いM個の同一構成の回路要素(C1 〜CM )との間に、各々がX+1個の接点(F1 、......、FX 、FX+1 )を有するN個のスイッチ要素(SW1 〜SWN )を設け、各スイッチ要素(SW1 〜SWN )のX+1個の接点を介して、隣り合うX+1個の回路要素(Ci 、......、Ci+X-1 、Ci+X ;iは1、2、......N)と一つの信号入出力部(Di )との間を選択的に接続するように構成したことを特徴とする冗長回路。

IPC (2)：

H01L 21/82 ,  G11C 29/00 301