Pat

J-GLOBAL ID：200903028116319885

半導体装置およびその製造方法

Inventor： 植田 敏明
Applicant, Patent owner： 関西日本電気株式会社
Gazette classification：公開公報
Application number (International application number)：1991284824
Publication number (International publication number)：1993129425
Application date： Oct. 30, 1991
Publication date： May. 25, 1993
Summary：

【要約】【目的】 低圧,高圧素子混載の半導体装置で、低圧部の誤動作を防止する。【構成】 一導電型半導体基板1に逆導電型の第1のウェル層2bを設け、その内に一導電型の第2のウェル3aを形成し、その内に低圧素子10を形成する。【効果】 第1のウェル層2bで低圧部と高圧部を分離するため、高圧部からのノイズや電位のゆれを低圧部に伝えず、低圧回路の誤動作を防ぐ。また、低圧部が基板に比較し濃い不純物層である深いウェル層で包囲されているため、ラッチアップが起こりにくい。

Claim (excerpt)：

一導電型の半導体基板の上に低圧素子と高圧素子とを有し、高圧素子が他導電型の深いウェル内に形成されている半導体装置において、一導電型半導体基板に形成した他導電型の第1のウェル層と、前記第1のウェル層内に形成した一導電型の第2のウェル層と、前記第2のウェル層内に形成した低圧素子とを有することを特徴とする半導体装置。

IPC (2)：

H01L 21/76 ,  H01L 27/092

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭62-119958
  
• 特開昭62-264654