Pat
J-GLOBAL ID：200903028119318979
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
土屋 勝
Gazette classification：公開公報
Application number (International application number)：1991197248
Publication number (International publication number)：1993021735
Application date： Jul. 11, 1991
Publication date： Jan. 29, 1993
Summary：
【要約】【目的】ゲート電極下において不純物層間のパンチスルーが生じにくい半導体装置を製造する。【構成】ポリサイド膜17をゲート電極のパターンに加工し、このポリサイド膜17をマスクにしてN+ イオン27をSi基板11にイオン注入してから、pチャネルMOSトランジスタのソース・ドレインを形成するためのB+ イオン32を、ポリサイド膜17をマスクにしてSi基板11にイオン注入する。このため、B+ イオン32をアニールで拡散させることによってソース・ドレインを形成する際に、N+ イオン27がB+ イオン32の拡散を抑制し、ソース・ドレインの拡がりが抑制される。
Claim (excerpt)：
ゲート電極のパターニング後に、不純物層を形成する不純物の拡散を抑制する物質を、前記ゲート電極をマスクにして半導体基板に導入し、前記ゲート電極をマスクにして前記不純物を前記半導体基板に導入する半導体装置の製造方法。
IPC (3)：
H01L 27/092
, H01L 21/336
, H01L 29/784
H01L 27/08 321 E
, H01L 29/78 301 P
