Pat

J-GLOBAL ID：200903028272609699

半導体装置及びその製造方法

Inventor： 松田 順一
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 西野 卓嗣
Gazette classification：公開公報
Application number (International application number)：1993264951
Publication number (International publication number)：1995122737
Application date： Oct. 22, 1993
Publication date： May. 12, 1995
Summary：

【要約】【目的】LDD構造のMOS型トランジスタにおける、サイドウオールの改善に関する。【構成】半導体基板(11)上にソース/ドレイン領域層(12)が形成され、該ソース/ドレイン領域層(12)間のゲート絶縁膜(13)上にゲート電極(14)が形成され、該ゲート電極(14)の側壁に第1のシリコン酸化膜(15)が形成され、第1のシリコン酸化膜(15)の側面にシリコン窒化膜(16)が形成され、該シリコン窒化膜(16)の側面に第2のシリコン酸化膜(17)が形成されて前記第1のシリコン酸化膜(15),シリコン窒化膜(16)及び第2のシリコン酸化膜(17)によりサイドウオール(18)が構成されてなること。

Claim (excerpt)：

半導体基板(11)上にソース/ドレイン領域層(12)が形成され、該ソース/ドレイン領域層(12)間のゲート絶縁膜(13)上にゲート電極(14)が形成され、該ゲート電極(14)の側壁に第1のシリコン酸化膜(15)が形成され、第1のシリコン酸化膜(15)の側面にシリコン窒化膜(16)が形成され、該シリコン窒化膜(16)の側面に第2のシリコン酸化膜(17)が形成されて前記第1のシリコン酸化膜(15),シリコン窒化膜(16)及び第2のシリコン酸化膜(17)によりサイドウオール(18)が構成されてなることを特徴とする半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 21/336