Pat
J-GLOBAL ID:200903028273722995

ダイナミックメモリ

Inventor:
Applicant, Patent owner:
Agent (1): 平戸 哲夫
Gazette classification:公開公報
Application number (International application number):1995181178
Publication number (International publication number):1997036318
Application date: Jul. 18, 1995
Publication date: Feb. 07, 1997
Summary:
【要約】【課題】メモリセルを1個のキャパシタと1個のトランジスタとで構成するダイナミックメモリに関し、ワード線の動作電圧マージンを広げ、しかも、データ保持時間として規格値を確保できるようにし、低電圧化に対応できるようにする。【解決手段】セルトランジスタをなすnMOSトランジスタ40のゲート電極45をP型ポリシリコン層で構成し、セルトランジスタをなすnMOSトランジスタ40を形成する領域へのしきい値電圧調整のためのボロンBのイオン打ち込み量を減らし、「0」データを記憶している場合のしきい値電圧として従来のしきい値電圧を確保し、バックバイアス依存係数を小さくする。
Claim (excerpt):
電荷蓄積用のキャパシタと、電荷転送用のnチャネル絶縁ゲート型電界効果トランジスタとを有するメモリセルを備えてなるダイナミックメモリにおいて、前記電荷転送用のnチャネル絶縁ゲート型電界効果トランジスタのゲート電極は、P型ポリシリコン層で構成され、前記メモリセルの動作を制御する周辺回路のnチャネル絶縁ゲート型電界効果トランジスタのゲート電極は、N型ポリシリコン層で構成されていることを特徴とするダイナミックメモリ。
IPC (5):
H01L 27/108 ,  H01L 21/8242 ,  G11C 11/404 ,  H01L 21/8234 ,  H01L 27/088
FI (4):
H01L 27/10 681 F ,  G11C 11/34 352 C ,  H01L 27/08 102 C ,  H01L 27/10 671 Z
Patent cited by the Patent:
Cited by examiner (1)
  • 半導体記憶装置
    Gazette classification:公開公報   Application number:特願平4-021858   Applicant:株式会社東芝

Return to Previous Page