Pat

J-GLOBAL ID：200903028309239722

半導体装置

Inventor： 市川 清治
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 藤巻 正憲
Gazette classification：公開公報
Application number (International application number)：1992007987
Publication number (International publication number)：1993198630
Application date： Jan. 20, 1992
Publication date： Aug. 06, 1993
Summary：

【要約】【目的】 ウェハ状態での電気的特性試験の歩留を向上させることができる半導体装置を提供する。【構成】 半導体チップ11の複数個のパッド12の1つが付加パターン13に置き換えられている。そして、ウェハ状態での電気的特性試験において不良品と判定されたときは、付加パターン13の中心部がウェハプローバに取り付けたレーザーマーカーにより溶断される。なお良品には、マーキングされない。これにより、電気的特性試験の判定結果が、半導体チップ11に付加パターン13の溶断部14として記録される。

Claim (excerpt)：

半導体基板に良品又は不良品の判定結果の表示用の光学的に溶断可能な付加パターンを設けたことを特徴とする半導体装置。