Pat
J-GLOBAL ID:200903028327966348

液晶表示装置用薄膜トランジスタ

Inventor:
Applicant, Patent owner:
Agent (1): 深見 久郎 (外4名)
Gazette classification:公開公報
Application number (International application number):1992052813
Publication number (International publication number):1994090001
Application date: Mar. 11, 1992
Publication date: Mar. 29, 1994
Summary:
【要約】【目的】 製造工程が容易で、オン電流がより改善された液晶表示装置用薄膜トランジスタのマトリックス配列構造を提供すること。【構成】 ゲートアドレスライン上に形成される絶縁層、チャンネル伝導層である半導体層、チャンネル層の一方の一部の上を経由して形成されるソースラインと、これに離隔されて平行配置されるドレイン電極と、このドレイン電極のいずれかの一方に連結される少なくとも1つの画素電極を含んでマトリックス状に配置されることを特徴とするマトリックスアレイに配置された液晶表示装置用薄膜トランジスタである。
Claim (excerpt):
ストリップタイプのゲートアドレスラインとソース信号ラインの交差点に薄膜トランジスタがマトリックス状に配列される液晶表示装置用薄膜トランジスタにおいて、前記薄膜トランジスタは前記ゲートアドレスライン上に形成される絶縁層、チャンネル伝導層である半導体層、チャンネル層の一方の一部の上を経由して形成される前記ソース信号ラインと、これに離隔されて平行配置される第1ドレイン電極と、このドレイン電極のいずれかの一方に連結される少なくとも1つの画素電極を含んでマトリックス状に配置されることを特徴とする液晶表示装置用薄膜トランジスタ。
IPC (2):
H01L 29/784 ,  G02F 1/136 500
Patent cited by the Patent:
Cited by examiner (3)
  • 特開昭59-078566
  • 特開昭61-080188
  • 特開昭62-106666

Return to Previous Page