Pat

J-GLOBAL ID：200903028418323075

半導体装置の製造方法

Inventor： 大塚 久美
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1996054718
Publication number (International publication number)：1997246219
Application date： Mar. 12, 1996
Publication date： Sep. 19, 1997
Summary：

【要約】【課題】CMP法による平坦化の対象となる基板表面上の層間絶縁膜のパターンに依存せずに平坦化する方法を提供する。【解決手段】半導体基板10上に形成され、その表面に粗密な凹凸形状を有し、局所的な範囲において凸部の占める面積が大きい密領域10aと凸部の占める面積が小さい粗領域10bとが混在する層間絶縁膜13の表面をCMP法により平坦化する際、層間絶縁膜の表面の粗領域における所望の凸部の側壁部にのみCMP法によるポリッシングレートが層間絶縁膜より遅いストッパー膜14を層間絶縁膜上に形成する工程と、層間絶縁膜の表面をCMP法によりポリッシングすると同時にストッパー膜もポリッシングする工程とを具備する。

Claim (excerpt)：

半導体基板上に形成され、その表面に粗密な凹凸形状を有し、局所的な範囲において凸部の占める面積が大きい密領域と凸部の占める面積が小さい粗領域とが混在する層間絶縁膜の表面をCMP法により平坦化する際、前記層間絶縁膜の表面の粗領域における所望の凸部の側壁部にのみCMP法によるポリッシングレートが前記層間絶縁膜より遅いストッパー膜を形成する工程と、前記層間絶縁膜の表面をCMP法によりポリッシングすると同時に前記ストッパー膜もポリッシングする工程とを具備することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/304 321 ,  H01L 21/304 ,  H01L 21/3065 ,  H01L 21/3205

FI (4)：

H01L 21/304 321 M ,  H01L 21/304 321 S ,  H01L 21/302 L ,  H01L 21/88 K