Pat

J-GLOBAL ID：200903028431318706

半導体装置およびその製造方法

Inventor： 鈴木 勝彦 ,  反町 勇 ,  羽賀 彰 ,  内田 浩享 ,  鈴木 克信
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 尾身 祐助
Gazette classification：公開公報
Application number (International application number)：1994216550
Publication number (International publication number)：1996064715
Application date： Aug. 18, 1994
Publication date： Mar. 08, 1996
Summary：

【要約】【目的】 組み立てに要する時間を短縮する。キャビティから外部に通じる気泡のパスを生じさせないようにする。【構成】 リードフレームにめっきを施す。ベース基板1上に接着剤7を介してリードフレームを接着する。リードフレームから各リード31を切断分離する。リードをガルウイング状に成形する。アイランド上に半導体チップ4をマウントする。チップ-内部リード間をボンディングワイヤ5により接続する。複数の環状突起21を有するキャップ2を接着して半導体チップを封止する。リードフレームからパッケージを切断分離する。

Claim (excerpt)：

ベース基板とキャップとの間に複数のリードを挟み、前記ベース基板と前記キャップとの間に形成されるキャビティ内に半導体チップを搭載し、該半導体チップの電極と前記リードの内部リード部とを電気的に接続してなる半導体装置において、前記キャップの下面外周部には前記キャビティを囲むように複数の環状突起が形成されていることを特徴とする半導体装置。

IPC (2)：

H01L 23/04 ,  H01L 23/50