Pat

J-GLOBAL ID：200903028443044423

薄膜トランジスタパネル

Inventor： 沖本 浩之
Applicant, Patent owner： カシオ計算機株式会社
Gazette classification：公開公報
Application number (International application number)：1993095066
Publication number (International publication number)：1994289429
Application date： Mar. 31, 1993
Publication date： Oct. 18, 1994
Summary：

【要約】【目的】ゲートラインおよびデータラインの端部側からの電解腐食の進行を抑制し、液晶表示素子の表示エリア内に染み模様状の異常表示が発生するのを長期間にわたって防いで、液晶表示素子の寿命を大幅に向上させる。【構成】ゲートラインGLおよびデータラインDLの両端側の余白部分断箇所(分断線c)より内側の部分に、ライン長さ方向への電界腐食の進行を遅延させる腐食遅延部Pを形成した。

Claim (excerpt)：

アクティブマトリックス液晶表示素子に用いる薄膜トランジスタパネルであって、透明基板の上に、複数の画素電極と、これら各画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記薄膜トランジスタにゲート信号を供給するゲートラインと、前記薄膜トランジスタにデータ信号を供給するデータラインとを形成してなり、前記ゲートラインおよび前記データラインの両端部のうち少なくとも端子部のない端部に、ライン長さ方向への電界腐食の進行を遅延させる腐食遅延部が形成されていることを特徴とする薄膜トランジスタパネル。

IPC (3)：

G02F 1/136 500 ,  G02F 1/133 550 ,  G02F 1/1345

Patent cited by the Patent：

Cited by applicant (4)

• 特開平3-064737
  
• 特開昭61-163374
  
• 特開昭62-066231
  
• 特開平3-175425
  

Cited by examiner (4)

• 特開平3-064737
  
• 特開昭61-163374
  
• 特開昭62-066231
  
• 特開平3-175425