Pat

J-GLOBAL ID：200903028567549582

MOSトランジスタの製造方法

Inventor： ヨン・ガン・キム ,  ギョン・セン・キム ,  ミン・ハ・パク
Applicant, Patent owner： エルジイ・セミコン・カンパニイ・リミテッド
Agent (1)： 山川 政樹
Gazette classification：公開公報
Application number (International application number)：1993345586
Publication number (International publication number)：1995202187
Application date： Dec. 22, 1993
Publication date： Aug. 04, 1995
Summary：

【要約】【目的】 従来より素子特性を向上させ、工程を単純化させた改善されたLDDMOSトランジスタの製造方法を提供する。【構成】 第1導電型のシリコン基板上にフィールド酸化膜を形成し、酸化膜を蒸着し、エッチングしてアクティブ領域上に第1開口部を形成し、側壁スペーサを形成し、チャネル領域を形成し、チャネル領域上の薄膜酸化膜を除去し、第1ポリシリコン膜を露出されたシリコン基板上に蒸着させ、スペーサを除去して第1ポリシリコン膜の両側に第2開口部を形成し、低濃度の第2導電型の不純物を第2開口部を通じて基板にイオン注入して、低濃度のソース/ドレーン領域を形成し、一旦前記第1ポリシリコン膜を除去して酸化膜を成長させてゲート酸化膜を形成し、第2ポリシリコン膜を選択的に蒸着させて第3開口部を詰めることを特徴とする。

Claim (excerpt)：

第1導電型のシリコン基板(61)上にフィールド酸化工程によりアクティブ領域(63)を分離するためのフィールド酸化膜(62)を形成するステップと、基板全面に酸化膜(64)を肉厚に蒸着してエッチングし、アクティブ領域(63)上に第1開口部(65)を形成するステップと、第1開口部(65)内の薄膜酸化膜(66)の側壁にスペーサ(67)を形成するステップと、スペーサ(67)をマスクとして第1導電型の不純物を第1開口部(65)を通じて基板(61)にイオン注入してチャネル領域(68)を形成するステップと、チャネル領域(68)上の薄膜酸化膜(66)を除去して第1開口部(65)内のシリコン基板(61)を露出するステップと、第1ポリシリコン膜(69)を蒸着させて第1開口部(65)を詰めるステップと、スペーサ(67)を除去して第1ポリシリコン膜(69)の両側に第2開口部(70)を形成するステップと、低濃度の第2導電型の不純物を第2開口部(70)を通じて基板(61)にイオン注入して、前記チャネル領域(68)の両方面に隣接するように低濃度のソース/ドレーン領域(71),(72)を形成するステップと、前記第1ポリシリコン膜(69)を除去して、チャネル領域(68)および低濃度のソース/ドレーン領域(71),(72)が露出されるように第3開口部(73)を形成するステップと、基板全面に酸化膜を成長させてゲート酸化膜(74)を形成するステップと、第2ポリシリコン膜(75)を蒸着させて第3開口部(73)を詰めるステップと、第2ポリシリコン膜(75)をマスクとしてゲート酸化膜(74)をパターニングするステップと、残っている酸化膜(64)を除去するステップと、第2ポリシリコン膜(75)をマスクとして高濃度の第2導電型の不純物をイオン注入して前記低濃度のソース/ドレーン領域(71),(72)にそれぞれ隣接した高濃度のソース/ドレーン領域(76),(77)を形成するステップと、を含むことを特徴とするMOSトランジスタの製造方法。

IPC (2)：

H01L 29/78 ,  H01L 21/336

FI (2)：

H01L 29/78 301 L ,  H01L 29/78 301 G