Pat

J-GLOBAL ID：200903028568082866

半導体装置の製造方法

Inventor： 大平 真也
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992044199
Publication number (International publication number)：1993243180
Application date： Mar. 02, 1992
Publication date： Sep. 21, 1993
Summary：

【要約】【目的】 半導体装置の製造方法に係り,特に,半導体基板上の成膜方法に関し,膜はがれのない均一な信頼性の高い膜の形成方法を目的とする。【構成】 半導体基板1上に膜を形成するに際し,反応性ガスを用いて下地層9の表面処理を行い,つづいて不活性ガスを用いて前記表面処理を施した下地層9の表面処理を行い,その後下地層9の上に成膜するように構成する。また,前記反応性ガスを用いる表面処理と,前記不活性ガスを用いる表面処理と,前記成膜を減圧状態で連続して行うように構成する。

Claim (excerpt)：

半導体基板(1) 上に膜を形成するに際し,反応性ガスを用いて下地層(9) の表面処理を行い,つづいて不活性ガスを用いて前記表面処理を施した下地層(9) の表面処理を行い,その後該下地層(9) の上に成膜することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/285 ,  H01L 21/302 ,  H01L 21/316