Pat

J-GLOBAL ID：200903028589027709

半導体装置配線

Inventor： 深田 晋一 ,  諏訪 元大 ,  工藤 一恵
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 高田 幸彦
Gazette classification：公開公報
Application number (International application number)：1991227835
Publication number (International publication number)：1993067686
Application date： Sep. 09, 1991
Publication date： Mar. 19, 1993
Summary：

【要約】 (修正有)【目的】下層Cu配線の性能を損なうことなくこの層間絶縁膜のスルーホール形成時にCu配線層に及ぶエッチングダメージを防止する配線構造を提供する。【構成】Cu配線を基板1側から接着層,Cu配線層6,バリヤ層9,エッチングストッパ層8の四層構造とし、Cu配線上の絶縁膜9にスルーホールを形成する際のエッチングダメージ16をエッチングストッパ層内に留める。【効果】配線上の層間絶縁膜にスルーホールを開口する際、配線上のエッチングダメージをエッチングストッパ層により止めることができる。

Claim (excerpt)：

配線層と絶縁層が、順次、積層されてなる薄膜多層配線において、少なくとも一つの前記配線層が接着層,導電層,バリヤ層,エッチングストッパ層の四層の導電性物質よりなる積層構造をもち前記導電層が最も厚くCuもしくはCuを主成分とする合金よりなることを特徴とする半導体配線。

IPC (2)：

H01L 21/90 ,  H01L 21/3205