Pat

J-GLOBAL ID：200903028683967510

アクティブマトリクス型液晶表示装置

Inventor： 倉内 昭一 ,  岡村 雅矢 ,  田中 康晴 ,  堂城 政幸
Applicant, Patent owner： 株式会社東芝
Agent (1)： 須山 佐一
Gazette classification：公開公報
Application number (International application number)：1992305346
Publication number (International publication number)：1994160896
Application date： Nov. 16, 1992
Publication date： Jun. 07, 1994
Summary：

【要約】【目的】アクティブマトリクス型液晶表示装置(LCD)の信頼性を高める。【構成】このLCDは、少なくとも一主面上に、蓄積容量線1とマトリクス状に走査線5および信号線6とを複数形成すると共にこれら走査線5および信号線6の交差部にTFT7を形成する一方、蓄積容量線1上に絶縁層および半導体層を介してTFT7に接続された表示画素2を形成して補助容量部を設けたアレイ基板に、共通電極基板を液晶を挟持するように対向配置してなるLCDであって、アレイ基板の補助容量部として、n型半導体層22が形成された第1の補助容量部3と、この第1の補助容量部3と電気的に並列に設けられ、p型半導体層23が形成された第2の補助容量部4とを具備している。

Claim (excerpt)：

少なくとも一主面上に、蓄積容量線とマトリクス状に複数の走査線および信号線とを形成すると共にこれら走査線および信号線の交差部に半導体スイッチ素子を形成する一方、前記蓄積容量線上に絶縁層および半導体層を介して前記半導体スイッチ素子に接続された表示画素を形成して補助容量部を設けた第1の透明基板に、共通電極を設けた第2の透明基板を液晶層を挟持するように対向配置してなるアクティブマトリクス型液晶表示装置において、前記第1の透明基板の補助容量部として、n型半導体を用いて前記半導体層が形成された第1の補助容量部と、この第1の補助容量部と電気的に並列に設けられ、p型半導体を用いて前記半導体層が形成された第2の補助容量部とを具備したことを特徴とするアクティブマトリクス型液晶表示装置。

IPC (2)：

G02F 1/136 500 ,  H01L 29/784