Pat
J-GLOBAL ID：200903028695884572
MOS型半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
最上 健治
Gazette classification：公開公報
Application number (International application number)：1992088351
Publication number (International publication number)：1993259181
Application date： Mar. 13, 1992
Publication date： Oct. 08, 1993
Summary：
【要約】【目的】 ゲート電極とソース・ドレイン領域が短絡することのないサリサイド構造のMOS型半導体装置を容易に製造することの可能な製造方法を提供する。【構成】 半導体基板1上にゲート絶縁膜3を介して形成したゲート電極用多結晶シリコン4aの上部に、端部を後退したシリコン窒化膜6を形成する工程と、酸化性雰囲気で熱処理してシリコン窒化膜形成領域以外の領域に酸化膜8,9を形成する工程と、多結晶シリコン4aをマスクとしてソース・ドレイン領域10を形成する工程と、シリコン窒化膜6を除去して多結晶シリコン4aの上部及びソース・ドレイン領域10を露出する工程と、全面に高融点金属11を形成する工程と、熱処理によって高融点金属11の一部をシリサイド化する工程とによりサリサイド構造のMOS型半導体装置を製造する。
Claim (excerpt)：
半導体基板上にゲート絶縁膜を介して形成した高濃度にドープされたゲート電極となる多結晶シリコンの上部に、該多結晶シリコンに対してその端部が後退した耐酸化膜を形成する工程と、酸化性雰囲気で熱処理して前記耐酸化膜形成領域以外の領域に酸化膜を形成する工程と、前記多結晶シリコンをマスクとして前記半導体基板にソース・ドレイン領域を形成する工程と、前記耐酸化膜を除去して前記多結晶シリコンの上部を露出させる工程と、少なくとも前記半導体基板に形成したソース・ドレイン領域を露出させる工程と、全面に高融点金属を形成する工程と、熱処理によって前記高融点金属の一部を選択的にシリサイド化する工程を含むことを特徴とするMOS型半導体装置の製造方法。
IPC (2)：
H01L 21/336
, H01L 29/784
