Pat
J-GLOBAL ID：200903028756374670
両相クロック発生回路
Inventor：
Applicant, Patent owner：
Agent (1)：
小林 将高
Gazette classification：公開公報
Application number (International application number)：1992075895
Publication number (International publication number)：1993241678
Application date： Feb. 28, 1992
Publication date： Sep. 21, 1993
Summary：
【要約】【目的】 1つの入力クロックパルスから位相が同相の出力クロックパルスと、位相が正確に180度ずれた逆相クロックパルスを得る。【構成】 段数が1つ異なる2つのインバータ列V1,V2を用い、かつインバータ段数が多い方は遅延時間が小さくなるように、インバータ段数が少ない方は遅延時間が大きくなるように、インバータ列のファンアウト数を決定する式に基づいて設計を行う。このファンアウト数の決定式によって正確に位相が180度ずれた逆相クロックを得ることができる。
Claim (excerpt)：
クロック入力端子S、クロック出力端子CC,CB、2組のインバータ列V1,V2を有し、かつ前記インバータ列V1はV2よりインバータ段数が1つ多く、かつ前記インバータ列V1,V2の各入力端子VS1,VS2を前記クロック入力端子Sに接続し、前記インバータ列V1の出力端子VD1を前記クロック出力端子CCに、前記インバータ列V2の出力端子VD2を前記クロック出力端子CBに接続した回路において、前記インバータ列V1,V2のインバータの無負荷遅延時間をto、ファンアウト当りの遅延時間をfとし、前記インバータ列V1にある各インバータINVのファンアウトをm1,m2,m3......mk、前記インバータ列V2にある各インバータINVのファンアウトをn1,n2,n3......m(k-1)としたとき、to/f+(m2/m1)+(m3/m2)+...+(mk/m(k-1))=(n2/n1)+...+(n(k-1)/n(k-2))なる式を満たすようにファンアウトm1,m2,m3,......、n1,n2,n3......を設けたことを特徴とする両相クロック発生回路。
Patent cited by the Patent：
Return to Previous Page
