Pat

J-GLOBAL ID：200903028868300237

誤り率低減回路

Inventor： 南 裕治
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 大塚 康徳 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992147721
Publication number (International publication number)：1993342774
Application date： Jun. 08, 1992
Publication date： Dec. 24, 1993
Summary：

【要約】【目的】情報の誤り率を極力低減することができる様な誤り率低減回路を提供する。【構成】記録媒体に記録された信号をアナログ信号として検出する再生センサー1を有し、記録媒体に誤り訂正符号化された状態で記録された情報を再生センサー1を介して再生する様にされた情報記憶装置に適用される誤り率低減回路において、再生された情報の誤り訂正ブロック毎の1から0へ訂正されたビット数である第1の訂正数と、0から1へ訂正されたビット数である第2の訂正数とを検出する検出回路4と、再生センサー1から出力されるアナログ信号を2値化する時の閾値を、前記第1の訂正数と前記第2の訂正数との差が少なくなる様に制御する制御回路とを具備する。

Claim (excerpt)：

記録媒体に記録された信号をアナログ信号として検出する再生センサーを有し、前記記録媒体に誤り訂正符号化された状態で記録された情報を前記再生センサーを介して再生する様にされた情報記憶装置に適用される誤り率低減回路において、再生された情報の誤り訂正ブロック毎の1から0へ訂正されたビット数である第1の訂正数と、0から1へ訂正されたビット数である第2の訂正数とを検出する検出手段と、前記再生センサーから出力されるアナログ信号を2値化する時の閾値を、前記第1の訂正数と前記第2の訂正数との差が少なくなる様に制御する制御手段とを具備することを特徴とする誤り率低減回路。

IPC (6)：

G11B 20/18 ,  G06F 3/06 305 ,  G06F 11/08 310 ,  G11B 20/10 321 ,  G11B 5/09 321 ,  G11B 5/09