Pat
J-GLOBAL ID：200903028930309416
神経回路の時系列学習方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
工業技術院電子技術総合研究所長
Gazette classification：公開公報
Application number (International application number)：1993345321
Publication number (International publication number)：1995182433
Application date： Dec. 21, 1993
Publication date： Jul. 21, 1995
Summary：
【要約】【目的】 時系列をもって発生する事象を正しい順序に学習し、自由に連想読み出しする神経回路網を自己組織的に構築する方法を確立する。それにより、空間的・時間的に関連した事象を統一して取り扱うことのできる連想記憶の神経回路網を実現する。【構成】 多入力をもつ神経回路素子で、各入力の履歴の値を保持するための減衰をもつ積分器を各入力毎に持ち、その素子が大きな出力応答をした時に、入力の履歴値が大きい(時間相関がある)とその結合係数を増強し、履歴値が比較的小さい(時間相関薄い)と減衰するという入力の履歴値に依存した学習を神経回路素子において実行することにより時系列学習をする。時系列の順序は、神経回路網の各素子間の結合係数の内に記憶され読み出される。これらの神経回路素子を多数配置して、時空間の連想記憶のできる神経回路網をつくる。
Claim (excerpt)：
多数入力を持つ神経回路素子で各々の入力毎に入力の時間経歴を保持し、該時間経歴の値と前記神経回路素子の内部状態とを比較し、その比較結果に基づき各入力毎の結合係数または伝達効率を前記時間経歴に従って強化または減衰する学習を実行し、入力と出力の時間の前後関係を前記結合係数または伝達効率の内に記憶することを特徴とする神経回路の時系列学習方法。
IPC (2)：
G06G 7/60
, G06F 15/18 520
