Pat

J-GLOBAL ID：200903028950452940

液晶表示装置の基板の製造方法

Inventor： 加藤 真也 ,  石割 秀敏 ,  川井 悟
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992174620
Publication number (International publication number)：1994018924
Application date： Jul. 02, 1992
Publication date： Jan. 28, 1994
Summary：

【要約】【目的】 液晶表示装置の基板の製造方法に関し、製造プロセス中に帯電した電荷が放電して起こるTFTの破壊の防止を目的とする。【構成】 基板1に配設された画素電極2と、その画素電極2のそれぞれに印加する電圧を断続させるTFT(薄膜トランジスタ)3と、一端部がTFT3のそれぞれに接続され、他端部が入力端子4をなして基板1の周縁部に並設された走査バスライン5とデータバスライン6を有する液晶表示装置の基板の製造方法において、前記入力端子4の隣接同士を近接して電気容量結合させるように構成する。

Claim (excerpt)：

基板(1) に配設された画素電極(2) と、該画素電極(2) のそれぞれに印加する電圧を断続させるTFT(薄膜トランジスタ)(3) と、一端部が該TFT(3) のそれぞれに接続され、他端部が入力端子(4) をなして該基板(1) の周縁部に並設された走査バスライン(5) とデータバスライン(6) を有する液晶表示装置の基板の製造方法において、前記入力端子(4) の隣接同士を近接して電気容量結合させることを特徴とする液晶表示装置の基板の製造方法。

IPC (4)：

G02F 1/136 500 ,  G02F 1/133 550 ,  G02F 1/1345 ,  G09G 3/18