Pat
J-GLOBAL ID：200903028978939683

半導体装置の製造方法

Inventor：
一色 海平

About 一色 海平


Applicant, Patent owner：
株式会社リコー

About 株式会社リコー


Agent (1)： 野口 繁雄
Gazette classification：公開公報
Application number (International application number)：1995031566
Publication number (International publication number)：1996204193
Application date： Jan. 27, 1995
Publication date： Aug. 09, 1996
Summary：
【要約】【目的】 SALICIDE法において、ゲート電極とソース・ドレイン領域間の短絡を防ぐ。【構成】 ゲート酸化膜204、多結晶シリコンゲート電極205、PSG膜パターン206からなる凸状パターンの側面にシリコン窒化膜のサイドウォール209を形成した後、PSG膜パターン206を除去して、多結晶シリコンゲート電極205の高さよりも高く突き出した形状のサイドウォール209を残す。チタン膜211を堆積し、450〜550°Cの温度で5〜10分間の加熱炉による加熱処理を行ない、多結晶シリコンゲート電極205の表面とソース・ドレイン領域表面にシリサイド層212を形成する。このとき、多結晶シリコンゲート電極205の高さよりも高く突き出した形状のサイドウォール209がシリサイド化工程でソース・ドレイン領域とゲート電極との間の短絡を抑える。
Claim (excerpt)：
以下の工程(A)から(D)を含むことを特徴とする半導体装置の製造方法。(A)半導体基板の素子形成領域にゲート絶縁膜を形成し、その上に多結晶シリコン膜を形成し、さらにその上にシリコン酸化膜を形成した後、前記多結晶シリコン膜及びシリコン酸化膜をパターン化してゲート電極を形成する工程、(B)ゲート電極を含む基板表面上にシリコン窒化膜を形成し、そのシリコン窒化膜に異方性エッチングを施し、ゲート電極の側方にのみシリコン窒化膜を残す工程、(C)前記シリコン酸化膜をエッチングにより除去し、ゲート電極の多結晶シリコン膜表面を露出させる工程、(D)ゲート電極を含む基板表面上に高融点金属膜を形成し、熱処理を施して半導体基板シリコン及びゲート電極の多結晶シリコン膜と接している前記高融点金属膜をシリサイド化した後、高融点金属膜のシリサイド化部分以外をエッチングにより除去する工程。
IPC (2)：
H01L 29/78 ,  H01L 21/28 301
FI (2)：
H01L 29/78 301 G ,  H01L 29/78 301 S
Patent cited by the Patent：
Cited by applicant (3)
  • 特開平3-288443
  • 特開平2-054536
  • 半導体装置の製造方法
    Gazette classification：公開公報   Application number：特願平4-064095   Applicant：富士通株式会社
Cited by examiner (3)
  • 特開平3-288443
  • 特開平2-054536
  • 半導体装置の製造方法
    Gazette classification：公開公報   Application number：特願平4-064095   Applicant：富士通株式会社

Return to Previous Page

TOP

BOTTOM