Pat

J-GLOBAL ID：200903029007375615

半導体装置の製造方法

Inventor： 藤田 光興
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 鈴木 章夫
Gazette classification：公開公報
Application number (International application number)：1993178523
Publication number (International publication number)：1995078792
Application date： Jun. 28, 1993
Publication date： Mar. 20, 1995
Summary：

【要約】【目的】 薄型化パッケージの半導体装置の製造工程におけるチップの割れ等を防止するとともに、パッケージの薄型化を可能にする。【構成】 表面に半導体素子回路が形成された半導体ウェハ1の裏面を研削して所要の厚さとした後、その裏面に溶剤で溶解可能な補強テープ2を貼付け、この補強テープ2を貼付けたままで半導体ウェハ1にエキスパンドテープ3を貼付け、しかる上で半導体ウェハ1を個々の半導体チップ1Aに分割する。個々の半導体チップ1Aを補強テープ2を貼付けた状態のままでリードフレーム4にマウントし、その後に補強テープ2を溶剤により溶解して除去することで、半導体チップ1Aに割れやクラックが生じることなく極めて薄い半導体チップを用いた半導体装置の製造が可能となる。

Claim (excerpt)：

表面に半導体素子回路が形成された半導体ウェハの裏面を研削して所要の厚さとした後、その裏面に溶剤で溶解可能な補強テープを貼付ける工程と、前記補強テープを貼付けたままで前記半導体ウェハにエキスパンドテープを貼付ける工程と、前記エキスパンドテープで保持しながら半導体ウェハをフルカットダイシングして個々の半導体チップに分割する工程と、個々のチップをエキスパンドテープから剥がし、かつ前記補強テープを貼付けた状態のままでリードフレーム等のマウント部材にマウントする工程と、前記補強テープを溶剤により溶解して半導体チップの裏面から除去する工程を含むことを特徴とする半導体装置の製造方法。