Pat
J-GLOBAL ID:200903029029262296

不揮発性半導体記憶装置

Inventor:
Applicant, Patent owner:
Agent (1): 玉村 静世
Gazette classification:公開公報
Application number (International application number):1996110748
Publication number (International publication number):1997297996
Application date: May. 01, 1996
Publication date: Nov. 18, 1997
Summary:
【要約】【課題】 一つの不揮発性メモリセルに4値の情報を記憶可能にする。【解決手段】 ベリファイ動作時に異なる3種類の電圧を順次ワード線に印加して書込み動作を行い、メモリセルのしきい値電圧を制御し、このとき、3回の書込み動作1回毎に、書込む4値(2ビット)の情報に対応した2値(1ビット)の書込みデータを書込みデータ変換回路(1)で合成して、一つのメモリセルに4値(2ビット)の情報を書込む。これにより、フラッシュメモリの記憶容量が倍増する。情報読み出しでは、異なる3種類の電圧をワード線に印加して読出された3種類の2値(1ビット)の情報を読出し変換回路(2)で合成して、メモリセルの記憶情報を2ビットの情報に変換する。
Claim (excerpt):
電気的に消去及び書込みが可能な不揮発性メモリセルを、それぞれ閾値電圧の異なる消去状態、第1書込み状態、第2の書込み状態、又は第3の書込み状態に制御して、一つのメモリセルに4値の情報を記憶可能にする不揮発性半導体記憶装置であって、前記不揮発性メモリセルのデータ書き換えにおいて、前記不揮発性メモリセルを消去状態とし、消去状態にされた不揮発性メモリセルを選択的に第1の書込み状態とする第1の書込み、第1の書込みの後に当該不揮発性メモリセルを選択的に第2の書込み状態とする第2の書込み、及び第2の書込みの後に当該不揮発性メモリセルを選択的に第3の書込み状態とする第3の書込み、の各動作を制御する書込み制御手段と、前記第1の書込み動作によって不揮発性メモリセルを第1の書込み状態にするか否かを決定する1ビットの書込み情報、前記第2の書込み動作によって不揮発性メモリセルを第2の書込み状態にするか否かを決定する1ビットの書込み情報、前記第3の書込み動作によって不揮発性メモリセルを第3の書込み状態にするか否かを決定する1ビットの書込み情報を、外部から与えられる2ビットの書込みデータから生成する書込みデータ変換回路と、前記書込み制御手段による第1乃至第3の書込み動作毎に、前記書込みデータ変換回路で生成された対応される書込み情報をラッチして、第1乃至第3の書込み動作毎にメモリセルを対応される書込み状態にするか否かを選択させるデータラッチ手段と、を備えて成るものであることを特徴とする不揮発性半導体記憶装置。
IPC (2):
G11C 16/04 ,  G11C 16/06
FI (2):
G11C 17/00 308 ,  G11C 17/00 510 A
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page