Pat
J-GLOBAL ID:200903029132934383

充電回路

Inventor:
Applicant, Patent owner:
Agent (1): 豊栖 康弘
Gazette classification:公開公報
Application number (International application number):1995311852
Publication number (International publication number):1997163612
Application date: Nov. 30, 1995
Publication date: Jun. 20, 1997
Summary:
【要約】【課題】 内部ショートした二次電池を充電するときに過充電防止FETが過熱するのを防止する。内部ショートしていないが電池電圧が異常に低下した二次電池を正常に充電する。【解決手段】 二次電池1と直列に接続した過充電防止FET3と過放電防止FET2が、二次電池1の電圧を検出する制御回路4にオンオフ制御される。過充電防止FET3のG-S間には、制御回路4の出力信号でオンオンに制御されるオンオフスイッチング素子5を接続している。オンオフスイッチング素子5の入力側に、過充電防止FET3のドレイン電圧の入力回路9を接続している。過充電防止FET3のドレイン電圧が高いときに、入力回路9でもってオンオフスイッチング素子5をオン状態として、過充電防止FET3を強制的にオフ状態とする。
Claim (excerpt):
二次電池(1)と直列に、過充電を保護する過充電防止FET(3)と、過放電を防止する過放電防止FET(2)が接続されており、これ等の過充電防止FET(3)と過放電防止FET(2)は、二次電池(1)の電圧を検出する制御回路(4)にオンオフ制御され、さらに、過充電防止FET(3)のG-S間には、制御回路(4)の出力信号でオンオフに制御されるオンオフスイッチング素子(5)が接続されている充電回路であって、二次電池(1)の電圧が高レベル設定電圧よりも低くなると、制御回路(4)がオンオフスイッチング素子(5)をオフ状態に切り換えて、過充電防止FET(3)をオン状態として、二次電池(1)を充電可能な状態とするように構成されてなる充電回路において、オンオフスイッチング素子(5)の入力側に、過充電防止FET(3)のドレイン電圧の入力回路(9)が接続されており、過充電防止FET(3)のドレイン電圧が高いときに、オンオフスイッチング素子(5)がオン状態に切り換えられて、過充電防止FET(3)を強制的にオフ状態に保持するように構成されてなることを特長とする充電回路。
IPC (3):
H02J 7/00 ,  H01M 10/44 ,  H02J 7/10
FI (4):
H02J 7/00 A ,  H02J 7/00 S ,  H01M 10/44 Q ,  H02J 7/10 A
Patent cited by the Patent:
Cited by examiner (1)
  • 負荷短絡保護回路
    Gazette classification:公開公報   Application number:特願平6-273299   Applicant:富士通株式会社

Return to Previous Page