Pat

J-GLOBAL ID：200903029135459007

半導体装置の製造方法

Inventor： 横山 浩一
Applicant, Patent owner： 川崎製鉄株式会社
Agent (1)： 高矢 諭 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996095521
Publication number (International publication number)：1997283618
Application date： Apr. 17, 1996
Publication date： Oct. 31, 1997
Summary：

【要約】【課題】 絶縁膜上に、該絶縁膜の接続孔に埋設された導通用プラグと電気的に接続された積層配線が、形成された半導体装置を効率良く製造する。【解決手段】 半導体装置の製造方法において、基板上の絶縁膜1に導通用のプラグ7を埋設するための接続孔5を形成し、該接続孔5が開口された絶縁膜の全面に密着層4を形成し、該密着層4の上の全面にプラグ材料金属を堆積してプラグ作成用金属膜を形成すると共に、該金属を上記接続孔5に埋め込み、W残渣6Aの発生を許容して、該プラグ作成用金属膜を、接続孔の同金属の上端が平坦部の密着層4と略一致するまでウェットエッチングでエッチバックし、エッチバック後の基板全面に配線用金属膜を堆積し、該配線用金属膜上に所定のレジストパターンを形成し、該レジストパターンをマスクに同金属膜、プラグ作成用金属残渣及び密着層4を順次除去するドライエッチングにより、第2配線8A及び8Bを形成する。

Claim (excerpt)：

基板上の絶縁膜に導通用のプラグを埋設するための接続孔を形成する工程と、該接続孔が開口された絶縁膜の全面に密着層を形成する工程と、該密着層の上の全面にプラグ材料金属を堆積してプラグ作成用金属膜を形成すると共に、該金属を上記接続孔に埋め込む工程と、該プラグ作成用金属膜を、接続孔の同金属の上端が平坦部の密着層と略一致するまでウェットエッチングでエッチバックする工程と、エッチバック後の基板全面に配線用金属膜を堆積する工程と、該配線用金属膜上に所定のレジストパターンを形成し、該レジストパターンをマスクに同金属膜、プラグ作成用金属残渣及び密着層を順次除去するドライエッチング工程と、を有することを特徴とする半導体装置の製造方法。